ASCI
1. 功耗源
浪涌：浪涌电流指器件上电时产生的最大瞬时输入电流。浪涌电流在应用中也称为启动电流。
静态功耗：在关断电源或系统进入待机模式下产生的待机电流，或者由电路中的晶体管产生的漏电流所导致的功耗。
动态功耗：是门电路输出切换时，由逻辑转换引起的功耗。
动态功耗在大规模IC设计中占主要地位，在典型的应用中动态功耗占到了总功耗的80%。
2. 在各个抽象层次降低功耗
2.1 系统级
- 软硬件划分（系统设计者根据规范和自身经验对系统性能做出推测。根据推测来决定系统哪些部分用硬件实现（以ASIC的形式），哪些部分用软件实现。）
- 低功耗软件（如对于嵌入式应用，可以选择合并循环）
- 选择处理器（如微处理器进行控制，同时用协处理器或DSP进行数据处理，这样能显著降低功耗）
2.2 体系结构降低功耗技术
- 高级门控时钟（Clock Gating；组合门控时钟：在输出不变时，使触发器的时钟失效，所以它可以降低5%~10%的动态功耗；时序门控时钟：可降低15% ~ 25%的开关次数，但并不适用于多位宽数据的情况）
- 动态电压频率调节（DVFS技术；在对频率不敏感的应用阶段中降低时钟速率和供电电压，可以在性能适度损失的情况下大幅度降低功耗）
- 基于缓存的系统体系结构（当需要频繁的访问数据时，使用小范围的缓存能使计算能耗大量下降，极大的提高了FFT的能效）
- 对数FFT体系结构（对于大规模运算的应用，使用对数系统（LNS）比使用线性系统更好）
- 异步（无时钟设计）设计（基于握手接口的异步系统）
- 电源门控（Power Gating；细粒度电源门控，粗粒度电源门控）
- 多阈值电压（HVT；多单元库有助于处理漏电和动态功耗的问题。高阈值电压单元较慢但是漏电较少；相反，低阈值电压单元更快但是漏电较多）
- 多电压供电（将对时序要求严格的模块置于标准电压下操作，对于时序要求不是那么严格的路径可以安排到其他区域）
- 存储器电源门控（1. 关闭部分 2.基底偏压存储器 3.多模式供电）
（时钟 1，5；电源、电压2，6，7，8，9；其他3，4）
2.3在寄存器传输级降低功耗
在大规模ASIC中，在RTL（寄存器传输级）完成时至少80%的功耗已经确定。
- 状态机编码和解码（格雷码是最适合低功耗设计的，此外以格雷码编码的状态机也消除了依赖于状态的组合等式中存在毛刺的风险；也可以将FSM的STG分解为两个，如果两个子FSM之间没有转换发生，那么只有一个子FSM需要共给时钟）
- 二进制数表示法（在大多数应用中，用补码来表示二进制数往往比有符号数更常用，然而，对于某些特殊应用，在切换过程中有符号数更具有优势。如只使用积分器进行求和的应用）
- 门控时钟基础
块A：
always @(posedge clock or negedge reset_b)if(!reset_b)test_ff <= 32'b0;elsetest_ff <= test_nxt;
块B:
always @(posedge clock or negedge reset_b)if(!reset_b)test_ff <= 32'b0;else if(load_cond)test_ff <= test_data;
- 热独码多路器（如果MUX的每个输入是多位总线，就会产生明显的开关过程，由此产生功耗，采用热独码的方式，在初期就能将未选中的总线掩藏掉，因此实现了低功耗效果）
- 除掉多余的转换（如果转换后的数据未被真正采样，那么他就是多余的，将这样的转换去掉显著可以降低功耗）
- 资源共享（对于涉及较多算术运算的设计，如果有同样的操作在多处使用，必须避免相应的运算逻辑在多个位置重复出现）
- 使用行波计数器来降低功耗（为避免毛刺，可以只有在时钟为低时才读入计数器的值，时钟为高的时候，接收电路就停止响应计数器电路的输出）
- 总线反转（在当前数据和下一个数据之间的汉明距离大于N/2（N是总线宽度）时，就将下一个数据反向后传输，以减小总线上出现的转换的位数量，这就是总线反转编码。这种技术对于减小大容量总线上的转换次数很有效）
- 高活跃度网络（将活跃度较高的网络和活跃度较低的网络区分开来，然后将它们置于逻辑云中尽可能深的位置）
- 启用和禁用逻辑云（将使能信号移动到逻辑云前，并在不需要使用逻辑云时禁用它）
（数据编码：1 2 4 8；逻辑优化：5 6；网络体系：9 10；其他：3 7）
2.4 寄存器级低功耗技术
- 技术水平 （可以通过更先进的硅处理技术，额外降低功耗）
- 版图优化（在版图阶段进行优化可以显著降低功耗，长布线会增加功耗）
- 衬底偏压（由于漏电流是阈值电压Vth的函数，衬底偏压也称作“反偏压”能减少漏电功耗，可进一步采取动态偏置的方式，即在工作模式下保持较小的偏置电压，而在保持模式下加强偏置电压）
- 减少氧化层厚度（降低漏电流）
- 多氧化层器件（降低栅极电流）
- 利用定制设计减小电容
3 题型举例
- 下列功耗措施那个可以降低峰值功耗 （D）
A. 静态模块级Clock Gating
B. Memory Shut Down
C. Power Gating
D. 大幅度提高HVT比例
解析：首先峰值功耗是属于动态功耗中的短路功耗，即NMOS和PMOS同时导通所引起的峰值电流，最终带来的功耗，这个功耗与电源电压，时钟翻转率，以及峰值电流有关。存储器和电源门控是降低静态功耗。Pshort = tao A beta (Vdd - Vth)3 - 逻辑电路低功耗设计中，无效的方法是 （A）
A. 采用慢速设计
B. 减少信号翻转
C. 采用较慢速的时钟
D. 提高阈值电压 - 在RTL设计阶段，降低功耗的常用方法是 （B）
A. 门级电路的功耗优化
B. 门控时钟
C. 降低电路漏电流
D. 多阈值电压 - 某个状态下，不关心某个寄存器的输出值，那么将其设计为输出0，可以降低功耗 （错误）
保持输出才能降低功耗 - isolation cell是下面哪种低功耗技术必须的 （B）
A. Clk gating
B. Multi VDD
C. power gating
D. Multi VT
Isolation cell（隔离单元），通常用于电源关断技术（PSO）和多电源多电压技术（MSMV） - 以下哪个不是影响芯片功耗的基本要素 （D）
A. 电压
B. 温度
C. 工艺
D. 湿度 - 在SOC里面，模块A工作在VDD1电压域，正常工作时为1.0V；模块B工作在VDD2电压域，正常工作时为1.1V，在模块B不工作的时候会把模块B的电源关掉。有一个信号从模块B的寄存器输出到模块A的寄存器，信号从B送到A的时候需要插什么样子的cell？ （AB）?
A. Level shifter
B. Isolation cell
C. Retention cell
D. MTCMOS
电平转换：level shifter（不同电压之间的传递，从时序安全的角度，高到低的传递也很需要）
隔离Cell：Isolation Cell：某一区域power-down后，断开该区域与外界的通信。
Retention Cell：寄存器备份
MTCMOS：power-gating cell的实现方式之一 - 以下说法正确的有: (D)
A. 芯片功耗通常分为静态功耗和动态功耗,其中动态功耗与电压平方成正比,与时钟频率成反比
B. 芯片功耗通常分为静态功耗和动态功耗,其中动态功耗与电压平方成反比,与时钟频率成反比
C. 芯片功耗通常分为静态功耗和动态功耗,其中动态功耗与电压平方成反比,与时钟频率成正比
D. 芯片功耗通常分为静态功耗和动态功耗,其中动态功耗与电压平方成正比,与时钟频率成正比
动态功耗: P(dynamic) = fcv^2
静态功耗P(static) = V(dd)*I(leakage) - 下面降低功耗的方法中，属于降低静态功耗的有 (ABE)
A:门级电路的功耗优化
B:多阈值电压
C:门控时钟电路
D:操作数分离
E:多个供电电压
