DSP学习之排序器操作

DSP学习之排序器操作

1.2级联排序器同步采样

同步采样模式下，控制寄存器CONVxx的最高位不起作用，每个采样保持缓冲器对CONVxx的低三位确定的引脚进行采样，即，假如AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x1,则ADCINA1由采样保持器A采样，ADCINB1由采样保持器B采样，采样可以同步进行，但是转换不能同时进行，转换器首先对S/H A锁存的电压量进行转换，保存到结果寄存器ADCRESULTn中，其次再转换S/H B锁存的电压量，保存到下一个顺延的结果寄存器ADCRESULT中。

例程：级联排序器操作方式下，双通道同步采样，8对16个通道模拟量均由SEQ1排序控制

AdcRegs.ADCTRL3.bit.SMODE_SQE=1; //设置同步采样模式
AdcRegs.ADCTRL1.bit.SEQ_CASC=1; //设置单排序操作方式
AdcRegs.ADCMAXCONV.bit.MAX_CONV1=0x7; //设置最大转换通道数，8对转换，共16个通道
AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0; //设置A0和B0作为第一个变换
AdcRegs.ADCCHSELSEQ1.bit.CONV01=0x1; //设置A1和B1作为第二个变换
AdcRegs.ADCCHSELSEQ1.bit.CONV02=0x2; //设置A2和B2作为第三个变换
AdcRegs.ADCCHSELSEQ1.bit.CONV03=0x3; //设置A3和B3作为第四个变换
AdcRegs.ADCCHSELSEQ2.bit.CONV04=0x4; //设置A4和B4作为第五个变换
AdcResg.ADCCHSELSEQ2.bit.CONV05=0x5;
AdcRegs.ADCCHSELSEQ2.bit.CONV06=0x6;
AdcRegs.ADCCHSELSEQ2.bit.CONV07=0x7;
AdcRegs.ADCTRL2.bit.EPWM_SOCA_SEQ1=1; //选择触发源，使能PWMA SOC触发
AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1=1; //使能SEQ1中断