FPGA 仿真与实际不一样，仿真没有打拍，仿真时钟问题。

FPGA 仿真与实际不一样，仿真没有打拍，仿真时钟问题。

代码明明有打拍但仿真却没有打拍，最后发现是因为仿真文件给的信号与时钟在同一时刻造成时钟边缘没有采样上。

解决方法：
不使用驱动仿真文件中信号生成的时钟作为仿真时钟，使用一个与它不同相的时钟作为仿真时钟。
比如clk_1在仿真文件内部用于产生仿真信号。与clk_1不同相的clk_2作为仿真时钟输出。