Altium Designer 原理图编译 警告 Adding items to hidden net GND 的简单分析

Altium Designer 原理图编译 警告 Adding items to hidden net GND 的简单分析

问题现象：

在编译原理图后，发现有两个 “Adding items to hidden net GND”和 “Adding items to hidden net VCC”的警告。

问题调查：

在绘制原理图时，需要放置一些门电路。在元器件库中门电路中的VCC和GND都隐藏起来，关联到VCC和GND了。

经过查询，网上的处理方式大多是，不用管这个警告。而此时我发现，原理图更新到PCB时，有一个与门的芯片的电源和地并没有连接到VCC和GND。

我是用的与门芯片为74H08,，把芯片引脚的VCC和GND的隐藏设置去掉。可是依然看不到这两个引脚。后来经过反复试验，发现，VCC和GND两个引脚在74HC08的 Part C部分，配置74HC08里面的其他三个与门的VCC和GND不能将其显示出来，我发现，只要把Part C拖出来，就不再报这两个警告了。

结论：

这两个警告一定要主要，而不应该遵循网上说的不管，否则在PCB中会有芯片的供电接地没有连接的风险（如果画PCB的时候不仔细）。