DDR3控制器(MIG)各个时钟的含义

阅读: 评论:0

DDR3控制器(MIG)各个时钟的含义

DDR3控制器(MIG)各个时钟的含义

首先要知道DDR3的一些时钟含义:
1.DDR3接口时钟:也就是DDR3接口传输速率
2.等效时钟:因为数据在接口双沿采样,因此等效时钟为接口时钟的两倍。
3.DDR3芯片内核工作时钟:DDR3存储芯片内部存储阵列的时钟。

clock period这里就是DDR3接口时钟频率。

PHY to Controler CLock Ratio:2:1或者4:1;
4:1:接口时钟频率为400MHZ,那么读写的数据到用户逻辑测,工作时钟就是100MHZ.
ui数据接口位宽:同时这个比例会影响到ui接口的数据位宽;
2:1时,ui位宽是物理层位宽的4倍,4:1时,ui位宽是物理层位宽的8倍。
从时钟频率和数据匹配的角度也能得出这个计算关系是正确的。


input clock period:输入时钟频率,这是输入给MIG 核的时钟,IP核内部会自己调用pll和MMCM 来产生自己的工作时钟

本文发布于:2024-02-03 00:39:44,感谢您对本站的认可!

本文链接:https://www.4u4v.net/it/170689198347520.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

下一篇:FPGA学习之三
标签:时钟   控制器   含义   MIG
留言与评论(共有 0 条评论)
   
验证码:

Copyright ©2019-2022 Comsenz Inc.Powered by ©

网站地图1 网站地图2 网站地图3 网站地图4 网站地图5 网站地图6 网站地图7 网站地图8 网站地图9 网站地图10 网站地图11 网站地图12 网站地图13 网站地图14 网站地图15 网站地图16 网站地图17 网站地图18 网站地图19 网站地图20 网站地图21 网站地图22/a> 网站地图23