DDR4引脚约束

阅读： 评论：0

DDR4引脚约束

1.生成DDR4 IP核；

2.打开example工程，编译；

3.打开Implementation;

4.选择Tools --> I/O Planning --> Memory Byte Planner进行引脚约束。

附MIG核生成

 

 

 

本文发布于:2024-02-04 05:21:47，感谢您对本站的认可！

本文链接：https://www.4u4v.net/it/170700034952490.html

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。

上一篇：Xilinx约束学习笔记—— 时序约束

下一篇：硬件描述语言：elaborate和synthesis电路图的区别、latch问题、always组合逻辑默认值写法、Vivado和Quartus的电路图区别

标签：引脚