在阅读verilog代码也是有一定技巧的,有效的方式能够提高阅读速度。
快速阅读分为以下几步
首先要知道模块是做什么的,有什么作用,能够用一句话描述就够了。
如:CRM(clock reset Management)就是提供时钟信号和复位信号的模块,为芯片内部各个模块提供时钟和复位信号。
要确定最重要的输入信号和输出信号是什么,不需要知道所有的信号,只要知道
能体现体现出模块功能的信号是什么就可以了,在此称之为关键信号。
弄清楚关键输入信号来自哪些模块以及输出信号提供给哪些模块,脑海中构建出大致的结构图。
构建模块内部数据流,关键信号经过了哪些内部模块,做了哪些处理工作,输出信号又是如何产生的。
通过:正向追踪输入信号++反向Drive输出信号 快速构建数据处理流程。
完成第四部,你以及对此模块有一定的了解了。接下来,就是选择一个关键输入信号细看数据流的处理过程,记得一定要选择重要的信号,把数据流理清,然后在开始看不重要的信号。
————————————————
版权声明:本文为CSDN博主「IC小鸽」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:
本文发布于:2024-02-04 18:09:57,感谢您对本站的认可!
本文链接:https://www.4u4v.net/it/170713337058139.html
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。
留言与评论(共有 0 条评论) |